#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 04186646 A

(43) Date of publication of application: 03 . 07 . 92

(51) Int. CI

H01L 21/66 H01S 3/00

(21) Application number: 02311374

(22) Date of filing: 19 . 11 . 90

(71) Applicant:

OKI ELECTRIC IND CO LTD

(72) Inventor:

**OKUAKI YUTAKA** 

# (54) MARKING METHOD FOR SEMICONDUCTOR DEVICE AND FIXING METHOD FOR THE SEMICONDUCTOR DEVICE


(57) Abstract:

PURPOSE: To contrive the effective utilization of a mark and to mark a semiconductor device of good quality by marking a good identification marking member on the rear of a non-defective semiconductor device.

CONSTITUTION: In a semiconductor device main surface 23 where many semiconductor devices 22 are formed in a wafer 21 and the circuit function of those semiconductor devices is formed, probing is conducted for the purpose of judging whether the circuit function of the semiconductor device 22 forming a unit is good or not. That is, a prober terminal 25 is brought into contact with an external lead-through electrode formed on the main surface of the unit semiconductor device 22 and a controller 30 electrically judges whether the circuit function is good or not. As the result of that judgment, when the semiconductor device has the predetermined circuit function, a punch 40 is driven by the output from a driving circuit 34 via the controller 30 to strike a tape 43 composed of good identification marking member to stick the good identification marking member 28 on the rear 24 of a non-defective

semiconductor device 26 so that the semiconductor device can be identified as non-defective.

COPYRIGHT: (C)1992,JPO&Japio



## ⑩日本国特許庁(JP)

⑩特許出願公開

## ◎ 公 開 特 許 公 報 (A) 平4-186646

(1) Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)7月3日

H 01 L 21/66 H 01 S 3/00

A B 7013-4M 7630-4M

審査請求 未請求 請求頃の数 3 (全5頁)

図発明の名称 半導体素子のマーキング方法及びその半導体素子の固定方法

②特 願 平2-311374

❷出 願 平2(1990)11月19日

@発明者 奥 秋

裕 東京都港区虎ノ門1丁目7番12号 冲電気工業株式会社内

⑪出 願 人 沖電気工業株式会社 東京都港区虎ノ門1丁目7番12号

四代 理 人 弁理士 清 水 守 外2名

#### 明 知 智

1. 発明の名称

半導体素子のマーキング方法及びその半導体素 子の固定方法

- 2. 特許請求の範囲
- (1)
- (a) 半導体ウェハに形成された多数の半導体素子の回路機能を長否制定する工程と、
- (b) 良園別マーク部材を良品半導体素子の裏面に 付着させ、マーキングする工程とを終すことを特 徴とする半導体素子のマーキング方法。
- (2)
- (a) 半導体ウェハに形成された多数の半導体素子の回路機能を良否判定する工程と、
- (b) 及品半導体案子の裏面に良駄別マークをレーザによって付す工程とを施すことを特徴とする半導体素子のマーキング方法。
- (3)
- (a) 半導体ウェハに形成された多数の半導体業子

の回路機能を良否判定する工程と

- (b) 良品半異体素子の裏面に良数別マーク部材をマーキングする工程と、
- (c) 良品半導体素子の裏面に形成された良識別マーク部材によって半導体素子を固着する工程とを 施すことを特徴とする半導体素子の固定方法。
- 3、 発明の詳細な説明

(産業上の利用分野)

本発明は、半導体装置に狙み込まれた半導体素 子の機能制定のマークキング方法及びその半導体 素子の固定方法に関するものである。

(従来の技術)

従来、このような分野の技術としては、例えば 実関平2-8140号公報に記載されるものがあった。 第2図は従来の半導体素子のマーキング装置の 斜視図である。

この図において、10は蟾別テープであり、しかも下面が粘着面になっている。この鑑別テープ10は送出リールIIに適当な長さ巻回されている。12は巻取リールであり、送出リールIIの前方に配置

## 34周平4-186646 (2)

され、機別テープ10を先衛側から順次巻き取る。 13は送出リール11と巻取リール12との間に張られた機別テープ10の上方に配置したパンチで、昇降自在に構成されたパンチホルダ14に取り付けられている。前記パンチ13は半導体ウェハ(以下、単にウェハという)5に形成された半導体ペレット6より小さい後のものを使用し、下端周縁13aを尖らせ、下端面13bを平坦面に形成されている。

ここで、概別テープ10は、乗4図に示すように、その表面に処性体16を被審させたものを使用する。 磁性体16を被審させた鑑別テープ10を用いると、 ペレットマウント時、不良の半減体ペレット6に 贴者された機別テープ片10aに磁性体16が被審されているので、該磁性体16を利用して、磁気吸引 等の手段で自動的に選別して不良品を除去することができる。

上記練造のマーキング装置は、 厳別テープ10の 先端を参取リール12に巻き付け、送出リール11と 参取リール12との間に 散別テープ10を通当な長さ 登り、半葉体ペレット 5 を多数形成したウェハ 5 の上方に配置する。そして、ウエハ5と型別テープ10との間にプローパカード(図示なし)を挿入し、各半導体ペレット6、6…の特性検査を行う。検査の結果、不良の半導体ペレット6が検出されると、その半導体ペレット6上へ増別テープ10を扱い、パンチは3を移動させ、その後、パンチホルグ14を降下させて、第3図(a)に示すように、パンチ13の下階面13 bに不不良の半導体ペレット5の要面に押付けて貼着する。この後、パンチホルグ14が上昇し、パンチ13が観別テープ10からなりると、意取リール12が回転して増別テープ10を少しをき取り、孔あき部15をパンチ13からずらせる。

不良の半導体ペレット6が検出される度に上記 動作を繰り返して、不良の半導体ペレット6の表 面に酸別テープ片10aを貼着する。

検査終了後、ウェハ5はペレットマウント工程 へ送られ、ここで各半基体ペレット 6. 6…が分 断され、個々にリードフレーム等にマウントされ

る。このペレットマウント時、盘別テープ片10 a が貼者された半郎体ペレットは除外する。

## (発明が解決しようとする課題)

しかしながら、上記様成のマーキング装置では、 不良品を磁性体職別マークを貼着して磁気吸引等 の手段で自動選別して除去するようにしているが、 マークが不良品に貼着されているので、選別後、 回路機能が不良である半導体素子と共に、貼着し たマークも破棄することになり、軽値的に問題が

本発明は、上記問題点を除去するために、良品半球体素子の回路を形成した主表面ではなく、その裏面にマーキングすることにより、マーク材の有効利用を図り得る、しかも品質の高い半導体素子のマーキング方法及びその半導体素子の固定方法を提供することを目的とする。

#### (課題を解決するための手段)

本発明は、上記目的を連放するために、半導体 素子のマーキング方法において、半導体ウェハに 形成された多数の半導体素子の回路機能を良否料 定する工程と、良蔵別マーク部材を良品半導体業子の裏面に付着させ、マーキングする工程とを施 すようにしたものである。

また、半導体ウェハに形成された多数の半退体 素子の回路機能を良否判定する工程と、良品半導体素子の裏面に良成別マークをレーザによって付 す工程とを施すようにしたものである。

更に、半導体素子の固定方法において、半導体 ウェハに形成された多数の半導体素子の回路機能 を良否判定する工程と、良品半導体素子の裏固に 良難別マーク部材をマーキングする工程と、良品 半導体素子裏質に形成された良質別マーク部材に よって半導体素子を固着する工程とを施すように したものである。

## (作用)

本発明にれば、上記したように、半球体ウェハ に形成された多数の半導体業子の回路機能を良否 料定し、良識別マーク部材を良品半導体業子の裏 面に付着させ、マーキングする。

また、半導体ウェハに形成された多数の半導体

業子の回路機能を良否判定し、良識別マークを良品半導体素子の裏面にレーザによって付す。

更に、半導体ウェハに形成された多数の半導体 繁子の回路機能を良否判定し、良品半導体業子の 裏面に良識別マーク部材をマーキングし、良品半 導体素子の裏面に形成された良識別マーク部材に よって半導体業子を固着する。

使って、マークの有効利用を図ることができ、 しかも品質の高い半導体電子のマーキングを行う ことができる。

#### (実施例)

以下、本発明の実施例について図面を参照しながら詳細に説明する。

第1図は本発明の第1の実施例を示すウェハに 形成された多数の半事体電子の回路観覧の良否を 料定するプロービングとそのマーキングンステム の構成図である。なお、従来と同一構成部分につ いては、同一番号を付してその説明を省略する。

図中、21は半導体ウエハ、22は半導体素子、23 は半導体素子主要面、24は半導体素子裏面、25は プローバー電子、26は良品半導体素子、27は不良品半導体素子、28は良感別マーク部材、29は A // D 変換器、30はコントローラ、31は人力インクフェース、32は中央処理装置(C P U)、33は出力インタフェース、34は延動回路、40はパンチ、41は送り出しリール、42は悪取りリール、43は風別マーク部材からなるテープである。

第1回において、ウェハ21には多数の半導体素子22が形成され、その回路機能が形成された半導体素子主要面23において、単位となる半導体素子22の回路機能の良否制定を行うだめプロービングを行う。即ち、プローバー端子25を単位半導体素子22の主要面に形成された外部導出電極(図示なし)に接触させて、コントローラ30にで電気的に回路機能の良否を料定する。

その利定の結果、所定の回路機能を有する場合には、コントローラ30を経て駆動回路34からの出力により、パンチ40を駆動して、良品半導体電子26には、良機別マーク部材からなるテープ43をパンチ40によって叩くことにより半導体素子裏面24

## に良難別マーク部材28を貼着させ、良品であるこ

とが庭別できるようにする。

回路機能が不良品半導体祭子27には良識別マーク部材28は貼着させない。

次工程にて、スクライビング、個片分割された 半導体素子の中から良鑑別マーク部材28のない個 片は不良品として除外する。

異5 図は本発明の第2 の実施例を示すウェハに 形成された多数の半導体累子の回路機能を料定す るプローヒング及びそのマーキングシステムの構 成図である。なお、前記実施例と同様の部分には 同じ番号を付し、それらの説明は省略する。

この実施例においては、パンチ40に代えてレーザ装置50を用いるようにしている。即ち、プローパー箱子25を単位半導体業子22の主表面23に形成された外部導出電極(図示なし)に接触させて、コントローラ30にて電気的に回路機能を有する場合には、コントローラ30を軽た観動回路34からの出力はレーザ装置50の駆動により、及品半導体素子26

の裏面に存成別マーク51を付ける。

ところで、従来のように、レーザでもって不良 品半導体素子表面にマーキングすると、瞬間的に 高温化したマーキングエリアから、溶融したウェ ハ表面部材が飛散することによって、良品半導体 業子主要面に付着する。そのため、フィヤボンド、 スクライビング等において、傷や電極部のクラッ ク等の不具合が発生する。

この実施例においては、かかる不能合をなくす ことができる。

類6 図は本発明の類3 の実施例を示すウェハの マーキング状態を示す図である。なお、従来と同 一構成部分については、同一番号を付してその説 別を名略する。

この実施例においては、例えばポリエステルテープに所定の形状に加工した良趣別マーク部材の両面に、粘着材を形成した良趣別マークタイポンド部材からなるテープ60を、パンチ40で半導体業子裏面24に存圧贴着させて良趣別マークタイポンド部材61を付着させて、良識別マークとする。ま

## 特周平4-186646 (4)

たは、比較的飲らかい金属で、貼著性の大きい、 インジウム金属をテープ状に加工して、 戦別マー クタイポンド部材テープとして用いて、 パンチで 所定の形状に打ち抜き、半導体素子裏面に貼着さ せて、 機別マークとして使用するようにしてもよい。

このようにして、良品半導体素子の裏面に良識 別マークが形成される。

更に、半導体素子の製造にあたりその風別マークをダイスポンド材として、溶融、接着等の方法によって、半導体素子を素子搭敷部、例えばアイランドや基板上に固着するようにしたので、 難別マーク部材とダイスポンド材を併用することができ、工程の間略化、資源の有効利用を図ることができる。

なお、第1 実施例及び乗3 実施例においては、 マーキング時にウェハに上方に向かう力が加わる ので、この力を受けるために、ウェハコーナをク ランパのような固定治具を用いて保持する。

また、本発明は上記実施例に限定されるもので

の斜視図、第3回は従来の半導体業子のマーキング工程図、第4回は従来の半導体業子のマーキングに用いる路別テープの断面図、第5回は本発明の第2の実施例を示すウェハに形成された多数の半導体業子の回路機能を料定するプロービング及びそのマーキングシステムの構成図、第6回は本発明の第3の実施例を示すウェハのマーキング状態を示す図である。

21…ウェハ、22…半導体素子、23…半導体素子 主表面、24…半導体素子裏面、25…ブローバー端 子、26…良品半導体素子、27…不良品半導体素子、 28…良識別マーク部材、29…A/D変換器、30… コントローラ、31…入力インタフェース、32…中 央処理装置(CPU)、33…出力インタフェース、 34…観動回路、40…パンチ、41…送り出しリール、 42…参取りリール、43…識別マーク部材からなる テープ、50…レーザ装置、51…マーク、60…良識 別マークダイボンド部材からなるテープ、51…良 既別マークダイボンド部材 はなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。

#### (発明の効果)


以上、詳細に説明したように、本発明によれば、 良品半導体素子の裏面に良識別マーク部材をマーキングするようにしたので、マークの有効利用を 図ることができ、しかも品質の高い半導体素子の マーキングを行うことができる。

また、職別マーク部材を良品半車体素子の固着 材を兼ねるようにすることにより、工程を簡略化 し、半導体装置を安価に製造することができる。


更に、マーキングとしてレーザが利用できるので、作業時間が早く、取扱が容易であり、例えば、インク等を使用するよりも安価である。


#### 4. 図面の簡単な説明


第1図は本発明の第1の実施例を示すりエハに 形成された多数の半導体素子の回路機能を制定す るプロービングとそのマーキングシステムの構成 図、第2図は従来の半導体素子のマーキング装置



本発明の第10半等体表すのホキングシステム構成図 第 1 図







株研。第3。半導体転子。₹-キングは85示t図 第 6 図